PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-018550

(43) Date of publication of application: 19.01.1996

(51)Int.CI.

H04L 9/00 H04L 9/10

H04L 9/12

(21)Application number: 07-087191

(71)Applicant: N T T IDO TSUSHINMO KK

(22)Date of filing:

12.04.1995

(72)Inventor: AZUMA AKIHIRO

ONO HIROSHI

UMEDA SHIGEMI

(30)Priority

Priority number: 06 90353

Priority date: 27.04.1994

Priority country: JP


.....

(54) CODE SEQUENCE GENERATOR

(57)Abstract:

PURPOSE: To generate a code sequence from an optional code sequence phase by repetitively using an arithmetic procedure of an arithmetic circuit applying arithmetic operation to a register latching a code state while revising the procedure to set a state of the register at a high speed.

CONSTITUTION: An arithmetic circuit 6 multiplies a received matrix APi with a state vector Xi of a register 5. When the matrix APj is applied to the circuit 6, a control circuit 9 applies a read signal to a memory circuit 7, and then the matrix APj is fed to the circuit 6 via a selector switch sequentially one by one row each starting from a 1st row. Furthermore, the control circuit 9 allows the circuit 6 to receive an arithmetic coefficient Kj and obtains a state of the register 5 after the state of Kj as equation. The matrix APj is calculated in advance and stored in a memory circuit 7 and the matrix APj is obtained by reading the content of the circuit 7 and then a value (APj)Kj is obtained by multiplying the read matrix



APj by number of Kj times repetitively. The arithmetic operation of the equation is obtained by multiplication of m-times (m=k0+K1+...Kt) and the result is stored in the register 5, from which an output is provided.

LEGAL STATUS

[Date of request for examination]

24.09.1997

[Date of sending the examiner's decision of

12.11.1999

rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-18550

(43)公開日 平成8年(1996)1月19日


(51)Int.Cl. ⁶	識別記号	宁内整理番号	F I	F I		技術表示箇所		
H04L 9/00				:				
9/10	,. •							
9/12	•		•	٠.,	:			
G06F 7/58	C				•			
			H04L	9/ 00	•	Z		
			審査請求	未請求	請求項の数 5	OĹ	(全 7 頁	
(21)出願番号	特膜平7-87191		(71) 出願人	3920266	93			
	•			エヌ・ラ	ティ・ティ移動	重信網核	試会社	
(22) 出願日	平成7年(1995)4月12日			東京都港区虎ノ門二丁目10番1号				
			(72)発明者	東明	*		÷	
(31)優先権主張番号	特膜平6-90353			東京都洋		目10番 1	日 エヌ	
(32)優先日	平 6 (1994) 4 月27日			ティ・	ティ移動通信網	株式会社	t内	
(33)優先権主張国	日本(JP)		(72)発明者	大野 !	公士 `		1	
				東京都	巻区虎ノ門二丁	目10番]	日号 エヌ	
		-		ティ・	ティ移動通信網	株式会社	拉内	
* .			(72)発明者	梅田	龙視	-		
	•				巻区虎ノ門二丁			
				ティ・	ティ移動通信網	株式会社	上内	
			(74)代理人	弁理士	谷 義一 (外1名)		

(54) 【発明の名称】 符号系列発生器

(57)【 要約】

【目的】 周期が非常に長い符号系列であっても、短時間で所望のレジスタ状態を実現し、かつ発生符号のクロックと同じ速度のクロックにより、符号系列を発生できる符号系列発生器。

【構成】 n ビット の符号を保持するレジスタ(5) と、該レジスタ(5) に対して行列演算を施す演算回路(6) とを具え、その演算結果を前記レジスタ(5) に帰還することにより 逐次的に符号系列を発生する符号系列発生器。演算回路(6) の行列を、メモリ回路(7) とスイッチ(8) とにより変更して繰り返し用いて所望の符号系列を発生する。



【 特許請求の範囲】

K (mは正の整数) を発生 【 外1 】 前記行列 A の p ₃ 乗、すなわち、A ^{p ,}を記憶する記憶手段と、

前記整数mを、前記整数pjの1 次式、m=k0+k1 p1+k2p2+…ktpt(k0,k1,k2,…, ktは0または正の整数)の形に分解する手段と、

次式、m=k0+k1 前記k0, k1, k2, …, k1の内でゼロでないもの

について、

予め定めたt +1 個の正の整数 $p_j(j = 0, 1, 2,$

する符号系列発生器において、

…, t) のそれぞれについて、

【外2】

前記記憶手段から対応する行列A^{po}, A^{pi}, A^{pa}, ··· A^{pt}を順次選択する

選択手段と、

前記k 0, k 1, k 2, …, k t の内でゼロでないものについて、

【外3】

行列演算Y = (A^{p₀}) (A^{p₁}) k₁ (A^{p₂}) k₂ ··· (A^{p₁}) k₁ X を実行する演算手

段と

を具備することを特徴とする符号系列発生器。 【 請求項2 】 前記整数 p_j は、 $p_0=1$, $p_1=n$ /2, $p_2=n$ / 2^2 , $p_3=n$ / 2^3 , ..., $p_1=n$ / 2^1 (ただし、小数点以下は切り捨て p_j が正の整数となるようにする)であることを特徴とする請求項1に記載の符号系列発生器。 【 請求項3 】 前記選択手段は、並列動作するn 個のt +1 /1 マルチプレクサを備えたことを特徴とする請求 項2 に記載の符号系列発生器。

【 請求項4 】 前記選択手段は、

【外4】

前記行列APJの内の選択すべき行列のアドレスを、択一的に前記記憶手段に

供給する

ことを特徴とする請求項2 に記載の符号系列発生器。 【 請求項5 】 前記選択手段は、特定の1 行列を選択し て前記演算手段に供給することによって、任意の符号問 隔の符号行列を発生させることを特徴とする請求項1 に 記載の符号系列発生器。

【発明の詳細な説明】

[0001]

【 産業上の利用分野】本発明は、最長系列、Gold系列などの符号系列発生器に関する。

[0002]

【 従来の技術】ディジタル符号系列は、ディジタル情報の秘匿、スペクトラム拡散通信における信号帯域拡大のための拡散符号など、広い分野で使用されている。特に最長系列(M系列) は、その周期が非常に長く、また自己相関特性がインパルス的なため、ランダム符号、雑音源として使用される。

【 0003】ディジタル符号は、レジスタと、そのレジスタ内容に演算を施す演算回路とを用い、その演算内容をレジスタに帰還させることにより発生させることができる。

【 0004】例えば、周期15のM系列の場合、演算が 排他的論理和1つで実現でき、帰還法も単純なため、図 1に示すような単純な構成とすることができる。

【 0005】図1 において、1 は4 つのレジスタR1 ~ R4から成るシフトレジスタ回路、2 はレジスタR1と R4の排他的論理和をとる排他的論理和回路であり、その出力をレジスタR1に帰還する。レジスタR1~R4の各々に初期値を設定し(すべてのレジスタの内容がのの場合を除く)、これらレジスタR1~R4にクロックを与えて、その内容を当該クロックでシフトさせることにより、周期15のM系列符号が発生する。

【 0006】図2は、図1の構成を一般化したもので、シフトレジスタ1の代りに各1ビットの4つのレジスタを用いた周期15のM系列発生器の一例を示す。図2において、3は、各1ビットの4つのレジスタREG1~REG4からなるレジスタ回路、4はレジスタ3の内容を受けて演算を施す演算回路であり、その演算結果をレジスタ回路3に帰還させる。M系列符号の出力はレジスタREG4の出力端から得られる。

【 0007】これらのM系列符号発生器において、あるレジスタ状態にある時に、任意個数のクロックを与えて、そのレジスタ状態を変化させ、その後から符号を発生させる場合を考える。たとえば、5クロック後から符号を発生させるためには、5クロック分の高速なクロックを与えることにより、スタート時のレジスタ状態にすることができる。この場合に、周期15程度のM系列を、任意の位相から発生させることは容易であるが、周期が非常に長い系列の任意の状態から符号を発生させる場合、該当する個数のクロックにより、希望するレジスタ状態を実現するためには、非常に長い時間が必要とな

る場合がある。

【0008】さらに、生成される符号系列から、1 符号 おきの符号系列を発生させる場合、従来の技術によれ ば、2 倍のクロックにて符号系列発生器を動作させ、そ こで得られる符号のうちの1 つおきの符号を選択する必じ 要がある。したがって、m符号ごとの符号系列を発生さ せる場合には、m倍のより高速のクロックにて符号系列 発生器を動作させる必要がある。このように、従来例で は、発生させる符号のクロックよりも高速なクロックが 必要である。

[0009]

【 発明が解決しようとする課題】このように、従来の技 術では、周期が非常に長い符号系列を扱う場合、任意の 状態から符号を発生させるためには、非常に長い時間が 必要となる。さらにまた、任意の符号ごとの符号系列を 発生させる場合には、高速なクロックが必要となる。

前記行列Aのp、乗、すなわち、 A^{p} 、を記憶する記憶手段と、

【 0013】前記整数mを、前記整数pjの1 次式、m $=k_0+k_1p_1+k_2p_2+\cdots k_tp_t(k_0, k_1)$ 1, k2, …, k1は0または正の整数)の形に分解す る手段と、前記k 0, k 1, k 2, …, k t の内でゼロ

前記記憶手段から対応する行列APo, APi, APz, …APtを順次選択する

選択手段と、

【 0015】前記ko, k1, k2, …, k1の内でゼ ロでないものについて、

[.0016] 【外7】

行列演算 Y = (A^{po}) (A^{p1}) k₁ (A^{p2}) k₂... (A^{pt}) k₁ X を実行する演算手

段と

【0017】を具備することを特徴とする。 【0018】請求項2に記載の発明は、請求項1に記載 の符号系列発生器において、前記整数pjは、po= 1, $p_1=n/2$, $p_2=n/2^2$, $p_3=n/2^3$, ···, p t=n /2 (ただし、小数点以下は切り 捨てて piが正の整数となるようにする)であることを特徴と

【 0019】請求項3 に記載の発明は、請求項2 に記載

前記行列APiの内の選択すべき行列のアドレスを、択一的に前記記憶手段に

供給することを特徴とする。

【 0022】請求項5 に記載の発明は、請求項1 に記載 -の符号系列発生器において、前記選択手段は、特定の1 行列を選択して前記演算手段に供給することによって、 任意の符号間隔の符号行列を発生させることを特徴とす

[0023]

【 作用】本発明によれば、符号系列発生器のレジスタの 状態ベクトルをXi(i は正の整数)とすると、1 状態 後のレジスタ状態は

[0024]

【0010】本発明はこのような場合でも短時間で任意 所望のレジスタ状態を実現し、しかも、発生させる符号 のクロックと同じ速度のクロックにより、任意の符号間 隔で符号系列を発生させることのできる符号系列発生器 を提供することを目的とする。

[0011]

【 課題を解決するための手段】このような課題を解決す るために請求項1記載の発明は、レジスタに格納された n ビット 長のデータXに、n ×n 行列A で規定された線 形変換を繰り返して実行し、符号系列Y=AmX(mは 正の整数)を発生する符号系列発生器において、予め定 めたt +1 個の正の整数p;(j = 0, 1, 2, …, t)のそれぞれについて、

[0.0 1 2]

【 外5 】

でないものについて、

[0014]

【外6】

の符号系列発生器において、前記選択手段は、並列動作 するn 個のt +1 /1 マルチプレクサを備えたことを特 徴とする。

【 0 0 2 0 】請求項4 に記載の発明は、請求項2 に記載 の符号系列発生器において、前記選択手段は、

[0.021]

【外8】

【数1】X+1=AXi

で表わされる。ここで、行列Aは演算手順を行列表示し たものである。従来の技術によれば、m状態後のレジス タの状態を求めるにはX+m=A^mXi、つまりAの演 算をm回行う必要がある。

【0025】本発明における符号系列発生器では、演算 回路における掛算の回数が減少可能である。例えば、m =k1p1+k2p2+k0で表わされるとする(pお よ Uk は0 以上の整数)。

[0026]

【外91.

A、APIおよびAPIという行列をあらかじめ計算しておくと、m状態後のレジ スタの状態 X:+m は

[0027] 【数2】

 $X_{\cdot \cdot \cdot \cdot \cdot n} = A^m X_{\cdot \cdot \cdot}$

 $= (A^{p_1})^{k_1} (A^{p_2})^{k_2} (A)^{k_0} X_1$

【0028】で求めることができる。

【 0029】ここで、掛算回数はk 1+k 2+k 0とな り、掛算回数を大幅に減少させることができる。たとえ $im = 127
の場合、<math>p_1 = 100$, $p_2 = 10$ とする と、 $k_1=1$, $k_2=2$, $k_0=7$ となり演算回数は1 0となる。mの値が大きくなるほど、演算回数が減少す る効果は大きくなる。

【0030】本発明では、このように、複数の行列を組 み合わせて使用することにより、高速にレジスタ状態を 設定し、任意の符号系列位相から符号系列を発生させる。 ことができる。本発明は、逐次的に次の状態を求めるの ではなく、離散的に離れたレジスタ状態への演算手順を 表わす行列をあらかじめ求めておく 点が従来の技術と 異 なる。

【0037】ここで、値tは、メモリ回路7の容量と、 演算の簡単化の程度とを考慮して定められる。たとえ ば、t = 4, n = 100とした場合、 $p_j(j = 0$, 1, 2, …, t (=4))は、次のように定められる。 まず、行列Aは不可欠であるから、po=1とする。つ いで、値n を順次2 で割って、p₁=n/2=50, p $2 = n / 2^2 = 25$, $p_3 = n / 2^3 = 12$, $p_4 = p$ t=n /2⁴=6と決定される。ただし、小数点以下は

00, t =4の場合、m=81は、

【0031】さらにまた、本発明によれば、クロック速 度を変えずに任意の符号間隔の符号系列を発生させるこ とができる。

【0032】従って、本発明は、符号系列長が長く、大 きく 離れたレジスタ状態の設定の場合に特に大きな効果 がある。

[0033]

【 実施例】以下、図面を参照して本発明の実施例を詳細 に説明する。

【 0 0 3 4 】 図3 は、本発明による符号系列発生器の一 実施例を示すブロック図である。図3 において、参照符 号5 は、n ビット のレジスタであり、n 個の1 ビットレ ジスタREG1、REG2、…、REGn から構成され ている。レジスタ5 は、n ビット の状態ベクト ルX; (i は0 または正の整数)を保持するもので、このXi が演算回路6に供給される。

【 0035】一方、参照符号7は、メモリ回路であり、 [0036]

【外10】

t+1個の $n \times n$ 行列 A^{p_1} , A^{p_2} , A^{p_2} , ..., A^{p_4} を格納している。

切り捨てて、piが正の整数となるようにしている。 【 0038】メモリ回路7のデータ出力は、n ビット 単

位で、選択スイッチ8 のt +1 個の入力接点に、それぞ れ供給される。選択スイッチ8は、例えば、並列動作す るn 個のt +1 /1 マルチプレクサからなり、

[0039]

【外11】

【数6】

(4)

制御回路9の制御の下に、所望の行列APJを選択し、選択した行列の各行を、 順次、その出力端子から演算回路6に供給する。演算回路6は、供給された

行列ADJと状態ベクトルX」とを乗算する回路である。

[0041] 【 0040】さて、状態ベクトルXiの1 状態後のレジ 【 数3 】 スタ状態X 1+1 は、 (1) $X \mapsto i = A X i$ 【数4】 で与えられ、m状態後のレジスタ状態X +m は、 [0042] (2) $X_{i+m} = A^m X_i$ [0044] で与えられる。 【0043】制御回路9は、このmをpjの一次式に分 【数5】 解する。すなわち、 m=k0+k1p1+k2p2+...ktpt (3) という形に、mを分解する。たとえば、上述したn =1 [0045]

 $m=1 \times 50 + 1 \times 25 + 6$

と分解される。この分解は、mを2 で順次割ることによ って、容易に行われる。この分解に基づき、制御回路9 は、

[0046] 【外12】

演算に使用される行列AP᠈がメモリ回路7から演算回路6に供給されるよう に、選択スイッチ8を制御する。そして、制御回路9からメモリ回路7に 読み出し信号を供給すれば、行列APIが、第1行から始めて1行ずつ順番に、

【 0047 】 選択スイッチ8 を介して、演算回路6 に供 給される。制御回路9は、また、演算回路6に対して、 演算回数kjを指示する。

【0048】このような構成によれば、(3)式より、

[0049]

【 数7 】

 $A^{m} X_{i} = (A)^{k_{0}} (A^{p_{1}})^{k_{1}} (A^{p_{1}})^{k_{1}} (A^{p_{1}})^{k_{2}} \cdots (A^{p_{t}})^{k_{\tau}} X_{i}$

(5)

【0050】と表すことができる。この場合、

【外13】

[0051]

 A^{P_J} は、予め計算されて、メモリ回路7に格納されているため、これを読み 出すだけで得られる。従って、 $\{A^{p_j}\}^{k_j}$ は、読み出した行列 $\{A^{p_j}\}$ を k」回繰り返して乗算することによって得られる。

【 0052】 すなわち、(5) 式の演算は、M=ko+ k:+…+k:回の乗算によって得られる。得られた演 算結果は、レジスタ5に格納され、出力される。

【0053】従来は、行列Aの乗算をm回繰り返してい たことを考慮すれば、演算を大幅に減らせることが分か る。例えば、上述したm=81の場合、(4)式より、

1 +1 +6 =8 であるから、8 回の乗算で所望の結果が 得られることとなる。

【0054】本実施例では、

[0055]

【外14】

演算回路6に供給すべき行列APIを選択スイッチ8で選ぶように構成したが、

【 0056】制御回路9からメモリ回路7にアドレス情 報を供給して、この行列を選ぶようにすれば、選択スイ ッチ8 は不要となる。この場合は、制御回路9 が選択手 段としての機能ももつこととなる。

【 0057 】また、本実施例では、t の値を増やすこと によって、演算をより高速にすることができる。しか

し、その場合には、予め計算する行列の個数が多くな り、メモリ回路7の容量を増やすことが必要である。な お、メモリ回路7から演算回路6に供給する行列を、

[0058]

【外15】

【 0059】また、本実施例では演算回路6を1つと し、各種の行列の中の1 つをメモリ 回路7 から読み出し てセット するよう にしたが、各種の行列に対応する複数 の演算回路をあらかじめ用意し、それらを組み合わせて 演算を行うことも 可能である。

【0060】さらに、本実施例によれば、レジスタ状態 を任意の状態に高速に設定できる。したがって、短時間 で任意の符号系列位相を実現し、その位相から符号系列 を発生させることができる。また、選択スイッチ8を特 定の行列に固定すれば、通常周波数のクロック信号によ って、任意の符号間隔の符号系列を発生することができ る。したがって、本発明は、符号系列長が長く、大きく 離れたレジスタ状態を設定する場合に特に有効である。

[0061]

【 発明の効果】以上説明したように、本発明によれば、

例えばAPIに固定すれば、pi ごとの状態ベクトルを得ることができる。

符号の状態を保持するレジスタと、このレジスタに対し て演算を施す演算回路と、その演算結果をレジスタに帰 還することにより 逐次的に符号系列を発生する符号系列 発生器において、演算回路の演算手順を変更しながら繰 り 返し使用することにより、高速にレジスタ 状態を設定 し、任意の符号系列位相から符号系列を発生させること ができる。

【0062】さらに、本発明によれば、クロック速度を 変えずに任意の符号間隔の符号系列を発生させることが

【0063】従って、本発明は、符号系列長が長く、大 きく離れたレジスタ状態の設定の場合に特に大きな効果 がある。

【 図面の簡単な説明】

【 図1 】従来の周期1 5 のM系列発生器の具体例を示す

ブロック図である。

【 図2 】従来の周期1 5 のM系列発生器の一般的構成を 示すプロック図である。


【 図3 】 本発明による符号系列発生器の一実施例を示すブロック図である。

【符号の説明】


- 1 シフトレジスタ回路
- 2 排他的論理和回路

- 3 レジスタ
- 4 演算回路
- 5 レジスタ
- 6 演算回路
- · 7 メモリ回路
- 8 選択スイッチ
- 9 制御回路

【図1】



【図2】



[図3]

